PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-089562

(43)Date of publication of application: 15.04.1991

(51)Int.CI.

H01L 31/10 H01L 21/331 H01L 27/06 H01L 29/73

(21)Application number : 01-226306

(71)Applicant: HAMAMATSU PHOTONICS KK

(22)Date of filing:

31.08.1989

(72)Inventor: KYOMASU MIKIO


SAWARA MASAAKI OKAJIMA KENICHI NAKAMURA HIROYASU

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To eliminate a punchthrough with a near transistor by surrounding the whole lower side of a npn bipolar transistor with a p-type buried layer having higher impurity concentration than that of a low concentration p-type epitaxial layer.

CONSTITUTION: A low concentration p-type epitaxial layer 2 having about 1012–1014/cm3 of impurity concentration is formed on a high concentration semiconductor substrate 1 having 1020–1021/cm3 of impurity concentration. Then, an SiO2 film 3 is formed on the surface, and processed by a photolithography technique. With the film 3 as a mask, boron is ion implanted from above, and a p-well buried layer 4 for an npn transistor is formed. The impurity concentration of the layer 4 is about 1015–1016/cm3. A right half indicated at the position of the layer 4 is an npn transistor forming region, and a left half is a PIN photodiode forming region.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

Best Available Copy

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑱ 日 本 国 特 許 庁 (J P)

⑩特許出願公開

⑫ 公 開 特 許 公 報(A)

平3-89562

fint. Cl. 5

識別記号

广内整理番号

@公開 平成3年(1991)4月15日

H 01 L 31/10

9055-5F

31/10 27/06

1 0 1

8728-5F

D×

審査請求 未請求 請求項の数 2 (全9頁)

半導体装置 69発明の名称

> 願 平1-226306 ②特

願 平1(1989)8月31日 忽出

@発 明 増 歴

静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会

佐 原 四発 明

哲 īΕ

静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会

明 個発

蜸

静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会

静岡県浜松市市野町1126番地の1

补内

外3名

社内

浜松ホトニクス株式会 願 人 の出

最終頁に続く

四代 理 人

眀

弁理士 長谷川 芳樹

1. 発明の名称

半導体装置

2. 特許請求の範囲

高濃度p型半導体基板上にPINフォト ダイオードの1層として用いられる低濃度p型エー ピタキシャル暦が形成され、さらにその上にn型 エピタキシャル層が形成されている半導体装置で あって、

前記n型エピタキシャル層中への不純物ドープ により形成されたn型コレクタ層、p型ペース層 およびn型エミッタ層によってnpnパイポーラ トランジスタが構成されており、このnpnバイ ポーラトランジスタの下側全体が前記低濃度p型 エピタキシャル届よりも高い不純物濃度を持つり 型埋込層で囲まれている半導体装置。

2. 高温度 p型半導体基板上に PINフォト ダイオードの【層として用いられる低濃度 p 型エ ピタキシャル届が形成され、さらにその上にn型 エピタキシャル層が形成されている半導体装置で あって、

前記n型エピタキシャル層中への不純物ドープ[®] により形成されたn型コレクタ層、p型ベース層 およびn型エミッタ層によってnpnパイポーラ トランジスタが構成されており、このnpnバイ ポーラトランジスタの下側周辺全体が前記低濃度 p型エピタキシャル層よりも高い不純物濃度を持 つり型埋込層で囲まれている半導体装置。

3. 発明の詳細な説明

(産塩上の利用分野)

本発明はプレーナ型npnトランジスタを含む 半導体装置、特に、PINホトダイオードが形成 される半導体基板にプレーナ型npnトランジス 夕が形成されている半導体装置に関するものであ 5.

[従来の技術]

受光紫子として PINホトダイオードが用いら

特閉平3-89562 (2)

れ、その信号処理回路用の電子来子としてnpn パイポーラトランジスタが用いられている光受信 回路が従来から知られている。しかし、その従来 回路では、PINホトダイオードとnpnパイポ ーラトランジスタとがそれぞれ別々のチップに形 成されていて、ハイブリッドIC基板上にて相互 に配線接続されていたにすぎない。

(発明が解決しようとする課題)

しかし、従来のハイブリッドICによる構成では、配線による寄生容量が大きいとか、組み込み工程を自動化しにくい等の問題があり、モノリシック化が望まれていた。

本発明の課題は、このような問題点を解消する ことにある。

[課題を解決するための手段]

上記課題を解決するために、本発明の半導体装置は、高濃度p型半導体基板上にPINフォトダイオードのI層として用いられる低濃度p型エピタキシャル層が形成され、さらにその上にn型エピタキシャル層が形成されている半導体装置であ

って、n型エピタキシャル層中への不純物ドープにより形成されたn型コレクタ層、p型ペース層およびn型エミッタ層によってnpnバイポーラトランジスタが構成されており、npnバイポーラトランジスタの下倒全体、若しくは下側周いでもの低濃度p型エピタキシャル層よりも高いである。

(作用)

PINホトダイオードのIMとして用いられる低濃度p型エピタキシャル圏の上にnpnトランジスタが形成されるため、何等対策を施さなければ近傍のトランジスタとパンチスルーを起こすが、p型埋込層がのpnトランジスタの下側全体に設けられている場合は、スターの下側周辺全体に設けられている場合は、コレクタ容量が小さい。

〔実施例〕

第1 図は本発明の半導体装置の一実施例を示す 部分断面斜視図であり、第2 図はその製造過程を 示す工程断面図である。

初めに第2図を参照しながらその製造方法を説 明する。不純物濃度が10²⁰~10²¹/cm³程度 の高温度p型半導体基板1上に不純物濃度が 10¹²~10¹⁴/cm³ 程度の低濃度p型エピタキ シャル層2を30~50μmの厚さで形成する。 なお、図示が省略されているが半導体基板1の裏 面にはオートドープ阻止のためのSiO。膜が形 成されている(第2図(A)参照)。つぎに、表 面にSi0。膜3を形成し、フォトリソグラフィ 技術によってそのSi0。膜3を加工する。その SIO,膜3をマスクとして上方からポロンをイ オン注入し、npnトランジスタのためのpウェ ル埋込層4を形成する。この埋込層4の不純物濃 度は10¹⁵~10¹⁸/cm⁸ 程度である(第2図) (B) 参照)。 p ウェル埋込暦 4 の位置で示ざれ るように、同図におけるほぼ右半分がnpnトラ

ンジスタ形成領域であり、左半分がPINホトダ イオード形成領域である。ついで再び、フォトリ ソグラフィ技術などを用いて表面のSiO。膜 3 を加工し、加工後のSIO。膜をマスクとしてア ンチモン(Sb)を熱拡散する。これによって、 n p n トランジスタ用の n 型埋込層 5 および P I Nホトダイオード用のn型埋込層6が形成される。 n型埋込層 5 、 6 の不純物 濃度は 1 0 ¹⁹~ 1 0 ²⁰ / cm³ 程度である (第2図 (C) 参照)。第3図 は上述した埋込層4~6のプロファイルを示して おり、曲線Aがアンチモンのプロファイルであり、 曲線Bがポロンのプロファイルである。その後、 表面のSiO。膜3を除去し、2μm±0.2 μmの厚さのn型エピタキシャル層フを形成する。 その不純物濃度は10¹⁵~10¹⁸/ cm ⁸ 程度であ る (第2図 (D) 参照)。以上で、埋込拡散とエ ピタキシャル成長工程が終わる。

特開平3-89562 (3)

つぎに、レジスト11を塗布し、フォトリソグラフィ技術により分離領域に設けられた溝の上方のみを除去する。そして、レジスト11をマスクとして3.0μmの異方性ドライエッチングを行い、浅い溝のうち分離領域にある溝を深くする。その後、レジスト11を残したままポロンのイオン注入を行い、深い溝のそれぞれの底部にp^のストッパ層を形成する(第2図(F)参照)。つ

13をエッチングする。これによって、深い溝の内部にのみポリシリコン13が残る。そして、 衷面に残された Si N 膜をドライエッチングにより除去した後、酸化を行って表面を平坦化する(第2図(I)参照)。

ぎに、レジスト10、11を除去した後、再びレ ジストを盤布しフォトリソグラフィ技術を利用し てポロンをイオン注入し、p * タブ12を形成す る。p^タブ12は、PINホトダイオード領域 およびnpnトランジスタ領域をそれぞれ取り囲 むように形成される。ついで、レジストを除去し、 各清の内面にSiO,膜およびSiN膜を形成す る。そして、SiNの異方性エッチングにより各 溝の側壁の S i N 膜を残したまず底部の S i N 膜 を除去する(第2図(G) 参照)。 続いて、6気 圧、1050℃雰囲気で熱酸化を行う。これによ り、SiN膜で覆われていない部分が酸化される。 この散化によって得られる酸化膜の厚さは1.5 μm程度であり、浅い満をほぼ埋め尽くしてしま う。その後、ポリシリコン1.3を表面全体に堆積 することにより、深い溝も穴埋めしてしまう。そ して、ポリシリコン13の表面にSiO。膜およ びSiN膜を形成し、ドライエッチングにより深 い満の上部のみに残るようにパターニングする (第2図(H)参照)。つぎに、ポリシリコン

第1図に示す半導体装置は、以上の工程を経た後、必要な電極を形成したものであり、同一基板上にPINホトダイオード31とnpnトランジスタ32とがモノリシックに形成されている。PINホトダイオード31は、高濃度p型半導体装板1をPB、低温度p型エピタキシャル層2をI層、n型埋込層6をN層とする基板PINホトダ

特開平3-89562(4).

npnトランジスタ32には、図示のように、 エミッタ電極35、ベース電極36、コレクタ電極37が設けられている。p型埋込層4は周囲の 素子との間のパンチスルーを防止するために設け られている。また、分離溝の底部の周囲にはスト ッパ層29が設けられ、パンチスルーを一層効果 的に防止している。本実施例では、npnトラン


npnトランジスタ領域において、低濃度p型エピタキシャル層中にそれよりも濃い濃度をもつp型埋込層が設けられているので、近傍のトランジスタとパンチスルーを起こすことがない。


4. 図面の簡単な説明

第1 図は本発明の一実施例である半導体装置の部分断面斜視図、第2 図はその製造方法を示す工程断面図、第3 図は埋込船のプロファイルを示すグラフ、第4 図は他の実施例を示す部分断面斜視図である。

1 … 高 濃度 p 型 半 専体 基 板 、 2 … 低 濃度 p 型 エ ビ タ キ シ + ル 層 、 4 、 4 1 … p 型 埋 込 層 、 5 、 6 … n 型 埋 込 層 、 7 … n 型 エ ピ タ キ シ + ル 層 、 1 2 … p * タ ブ 、 1 8 … 外 部 ベ ー ス 、 1 9 … 真 性 ベ ー ス 、 2 2 … エ ミ ッ タ 、 2 3 … コ レ ク タ 、 3 1 … P I N ホ ト ダ イ オ ー ド 、 3 2 … n p n ト ラ ン ジ ス タ 。 ジスタ3 2 全体に窓るの領域に p 型埋くく n n p 型埋くくの n p 型埋とよう p の世辺 に が が n p 型埋とよう p の世辺 に で な が n p 型埋 し a が n p が n p が n な a が n p f が n p が n な a が n p f が n な a が n p f が n a な a が n p f が n a な a が n p f が n a な a が n p f が n a な a が n p f が n a な a が n p f が n a な a が n p f が n a な a が n a x n


以上説明したように、本発明の半導体装置によれば、PINホトダイオードのIBとして用いられる低濃度p型エピタキシャル層の上にn型エピタキシャル層が形成され、そのn型エピタキシャル層中にnpnトランジスタが形成されているが、





臾形例


第 1 図




实形例a 製造方法(1)

第 2 図(1/7)


特開平3-89562 (6)






实施例の製造な法(2)


第 2 図(2/7)



第 2 図(3/7)


特問平3-89562(7)






党施例の製造方法(4)

第 2 図 (4/7)







実院例の製造方法(5)

第 2 図 (5/7)


特期平3-89562 (8)





実形例の製造方法(6)


第 2 図 (6/7)



実施例の製造方法(7)

第 2 . 国 (7/7) - 8 --404-

特閒平3-89562 (9)



第20**突**禿例 第 4 図

第1頁の続き

®Int. Cl. ⁵

識別記号

庁内整理番号

H 01 L 21/331 27/06 29/73

8225-5F H 01 L 29/72

⑦発 明 者 中 村 浩 康 静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会 社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but	are not limited to	the items	checked:
☐ BLACK BORDERS	•		
IMAGE CUT OFF AT TOP, BOTT	OM OR SIDES		
☐ FADED TEXT OR DRAWING			
☐ BLURRED OR ILLEGIBLE TEXT	OR DRAWING		
☐ SKEWED/SLANTED IMAGES			
☐ COLOR OR BLACK AND WHITE	PHOTOGRAPHS	, ·	•
GRAY SCALE DOCUMENTS	•		
LINES OR MARKS ON ORIGINAL	L DOCUMENT		
REFERENCE(S) OR EXHIBIT(S) S	SUBMITTED ARE P	OOR QUALI	TY
OTHER.			

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.